中国の華為技術（ファーウェイ）は5月25日、上海で開催された国際学会「2026 IEEE ISCAS」で、半導体の新たな進化指標「τ（タウ）スケーリング法則」を提唱し、2031年までに1.4nmプロセス相当のトランジスタ密度を実現する見通しを示しました。米国の制裁により世界最先端の微細化製造が難しいなか、設計とアーキテクチャの工夫で性能を引き上げ、その影響を相殺する狙いです。
主なポイント
- 取締役の何庭波（He Tingbo）氏が講演。トランジスタの幾何学的な縮小に依存する「ムーアの法則」に代わり、信号伝搬の時定数 τ の短縮を新たな進化軸に据える
- 「LogicFolding」などの技術でデバイス・回路・チップ・システムを横断的に最適化し、密度・性能・電力効率を高めるとする
- 成熟プロセスでも先端世代に近い性能を引き出すことを目指し、米制裁の影響を打ち消そうとする中国の取り組みを象徴する
- 2026年秋に投入予定の次世代「Kirin」チップで、初めて LogicFolding を採用する計画